2.5　工艺拟合比

目标工艺和初始工艺之间的关系可以使用公式2.99获得：

公式2.99可以简化为公式2.100，如下所示：

KS是初始工艺中的跨导参数，KT是目标工艺中的跨导参数，VT,S是初始工艺中MOS的阈值电压，VT,T是目标工艺中MOS的阈值电压。

150nm至90nm的设计转移

首先，对NMOS的按比例缩小进行讨论。晶体管的初始宽度被设置为6μm，长度被设置为3μm。通过在0～3.3V范围内扫描VDS进行仿真，绘制了不同VGS电压（0V、1V、1.5V、2V和3.3V）下的ID-VDS曲线。与第一种方法一样，初始工艺转移中常用的标准源（150nm）尺寸为W=6μm，L=3μm。图2.42显示了在150nm工艺下，NMOS晶体管尺寸为W=6μm和L=3μm时，不同VGS的NMOS晶体管的ID-VDS曲线。

图2.42　150nm工艺下不同VGS的NMOS晶体管的ID-VDS曲线

由于所使用的模拟电路系统的电源电压为3.3V，因此将栅源电压VGS设置为1.5V作为参考，对参考尺寸按90nm和150nm工艺之间的比例进行缩小。在90nm工艺中，将NMOS晶体管的长度L设置为2m，然后用ID-VDS曲线模拟和绘制不同宽度的NMOS晶体管。图2.43显示了不同晶体管宽度W的ID-VDS曲线，与150nm工艺下W=6μm和L=3μm的NMOS晶体管进行了比较。其中W/L为2.1/2的曲线更接近黑线（W/L为6/3）。这表明150nm工艺下W/L为6/3的NMOS与90nm工艺下W/L为2.1/2的NMOS的特性基本相同。

图2.43　90nm工艺下不同W的NMOS的ID-VDS曲线与150nm工艺下W/L为6/3的曲线的拟合

下面我们来讨论一下PMOS的按比例缩小。晶体管的初始宽度被设置为13μm，长度被设置为3μm。通过在0～3.3V范围内扫描VDS进行仿真，绘制了不同VGS电压（0V、1V、1.5V、2V和3.3V）下的ID-VDS曲线。与第一种方法一样，初始工艺转移常用的标准源（150nm）尺寸为W=13μm，L=3μm。图2.44显示了在150 nm工艺下，PMOS晶体管尺寸为W=13μm和L=3μm时，不同VGS的PMOS晶体管的ID-VDS曲线。

图2.44　150nm工艺下不同VGS的PMOS晶体管的ID-VDS曲线

在这种情况下，与NMOS的转移相同，将PMOS栅源电压VGS设置为1.5V作为参考，对参考尺寸按90nm和150nm工艺之间的比例进行缩小。在90nm工艺中，将PMOS晶体管的长度L设置为2μm，然后用ID-VDS曲线模拟和绘制不同宽度的PMOS晶体管。图2.45显示了不同晶体管宽度W的ID-VDS曲线，与150nm工艺下W=13μm和L=3μm的PMOS晶体管进行了比较。其中W/L为3.8/2的曲线更接近黑线（W/L为13/3）。这表明150nm工艺下W/L为13/3的PMOS与90nm工艺下W/L为3.8/2的PMOS的特性基本相同。

图2.45　90nm工艺下不同W的PMOS的ID-VDS曲线与150nm工艺下W/L为6/3的曲线的拟合